越来越多的芯片制造商正在争夺这一选项
发布时间:2018-02-05 21:36

  几年前,呈现在桌面上的芯片封装技术基本上有两种选择,3D-IC和2.5D-IC。但随着芯片制造商开始了解设备扩展的难度,成本和利益减少,各种先进的封装技术才真正开始起飞。但是,这种方法的越来越成功,同时也造成了一系列问题。现在2.5D-IC有多种风格,以及多种扇出,扇入,系统级封装( system-in-package),封装中封装(package-on-package),倒装芯片(flip chips)以及各种不同的桥接技术。添加到该列表中的是无封装方法,晶圆级封装和晶圆上的裸片(die-on-die-on-wafer)。甚至有人谈论面板级别的封装技术。

  TechSearch International总裁Jan Vardaman表示:问题在于,先进封装的排列方式如此之多,基本上是无止境的。 它曾经是wirebonds(压焊,也称为绑定,键合,丝焊)和leadframes(引线框, (双列直插式)焊接框架)。而现在我们有面阵列和芯片规模。该封装可以是含铅的,或者外围设备也可能是含铅的。在阵列中,您可以使用BG(球栅,ball grid),CSP(芯片级封装,chip-scale package),晶圆级和大量扇出等。这里有一个大问题,因为选择太多了。

  许多公司都想为这项技术提供特定的名称或品牌名称,ASE研究员兼高级技术顾问William Chen说。 这导致很混乱。我们有许多不同的技术和微调差异,但是我们不需要将这种困惑融入到系统中,而且随着我们的前进,我们需要将其纳入框架并最终采用标准方法。这就是为什么ASE试图尽可能不要发明新名称和术语的原因。

  拥有一长串封装选项并不一定是坏事,因为它可能会导致芯片制造商和原始设备制造商开发更多定制的多芯片解决方案。但是对命名的约定太多则是完全另一回事。事实上,IEEE已经开始提出约束围绕2.5D的术语,其中有使用有机插入器(organic interposers)2.1D,使用桥接器(bridges)的2.7 / 2.75D。还有2.5D的并排和垂直实现,以及中介层上的支柱。

  IEEE的路标作者和封装行业专家Raja Swaminathan表示,IEEE目前正在努力在2DO下推出所有2.x命名法,用于芯片优先和芯片最终的有机连接器,以及2DS,用于无源硅基封装,带或不带TSV。

  与背靠背相比,封装上的密度更高,Swaminathan说。 但是我们的目标是让这些体系结构统一到一个整体中,以便您可以定义这些体系结构的含义,然后比较不同的指标。

  需要将所有这些都放在一个框架中,英特尔研究员拉维马哈詹说。 有了任何新的架构,你需要一种方法来挖掘它。如果框架的定义足够好,则需要在整个行业达成共识。所以如果你看光子学,那里有一套相当不错的论文。但其中一些使用硅插入器,一些使用桥接器,一些使用有机插入器,这些插入器正在迎头赶上。密度存在差异。我们也看到玻璃中介板进入市场。

  但所有这些至少可以组合在一起,这是代工厂和封装公司正在尝试做的事情。而在过去,其中的大部分都是专门开发的,几乎不用担心命名。这很大程度上是因为先进的封装不在主要事件的边缘,这是每个新工艺节点的功能缩减。但在10 / 7nm及以上,缩放的好处正在降低,而成本却在上升。即使采用新的晶体管结构,过去工艺节点缩放所带来的收益也不再可能实现。

  三星公司设备解决方案事业部执行副总裁兼代工业务总经理ES Jung表示:在14nm之前,每个节点的性价比提高了30%。 从14nm到10nm,有超过20%的性价比改善,而在10nm以下的不到20%。在3纳米处,有大约10%的改善。

  先进的封装技术没有可比较的测量,因为许多实施都是定制的。但是,性能和功耗提高30%的报告并不少见,这就是为什么所有高速网络和一些新的服务器芯片都采用先进的封装技术。甚至自从首次推出摩尔定律的守门人之后,英特尔就开始使用其嵌入式多芯片互联桥(EMIB,Embedded Multi-die Interconnect Bridge)提供先进的封装选项,以缩短芯片上各种组件之间的距离并扩大信号通道,这既提高了性能,也降低了驱动信号所需的功率。

  使用人工智能(AI),关键的衡量因素是每个功能的成本,GlobalFoundries公司CMOS平台业务部副总裁兼总经理Subramanian Kengeri说。 这很大程度上是2.5D和3D封装的,异构整合集成是每个人都希望看到的。最终的技术圣杯将是能够将所有东西都整合到单片SoC上,但是当您从旧工艺节点中添加MRAM时,并没有单个技术节点允许您添加所有功能。所以你将会使用多个芯片,而你想要做的就是采用最少的芯片,并用一些封装技术将它们集成在一起。

  这是一个架构挑战,不同的公司正在使用不同的体系结构和组件,具体取决于他们试图实现的目标以及他们正在使用的数据类型。例如,Facebook更关注图像处理和识别,而Google则更关注搜索数据。没有任何两个问题是完全相同的,这反映在软件包中。有些更关注散热,其他则关注性能或者功耗,或者所有这些的组合。

  结果是没有两种封装是完全相同的。 先进的封装平台为从移动应用到高性能计算的各种应用提供解决方案,Lam Research先进封装客户运营总经理Manish Ranjan说。 IDM,代工厂和OSAT客户已经为不同的终端应用开发了各种集成方案。有几种技术平台解决方案,如扇出式晶圆级封装,硅中介层和TSV将继续共存于不同的终端市场中。

  台积电通过将InFO(集成扇出,Integrated Fan-Out)或CoWoS(芯片在衬底上的晶圆上,Chip On Wafer On Substrate)标题下的所有内容组合在一起来避开了这个问题。其他代工厂和OSAT也开始提供自己的品牌术语。但搞清楚一公司的封装术语与另外一家公司的封装术语之间区别并不是一件轻而易举的事情,特别是对于专用解决方案来说。

  这是DARPA一直在为军事和商业应用推出小芯片的原因之一。公司可以快速构建定制芯片的想法是一个有趣的概念,但是在有来自各种不同的IP供应商的足够多的选项可供选择之前,这个想法距离实现还有一段时间。尽管如此,越来越多的芯片制造商正在争夺这一选项。

  小芯片的优势之一就是你不必说出你使用的是什么样的封装,开发芯片到芯片链路和SerDes芯片的Kandou Bus公司首席执行官Amin Shokrollahi说。 人们正在讨论实现它们的方式,而不是实际上把事情放在一起。真正的关键是你有多个芯片在一些封装中连接在一起。这可以解决分类问题,因为您首先在寻找更高的层级。这就像试图将一辆敞篷车与一辆SUV进行比较。虽然他们仍然都是汽车。

  Marvell的网络首席技术官兼高级总监Yaniv Kopelman表示,他在过去几年一直在推行这种方法。 2015年,Marvell推出了其模块化芯片架构,也被称为MoChi。该想法是从选项菜单中进行选择,然后使用互连结构将其打包在一起。

  过去两年来,我们一直在试图说服人们这是要走的路,科佩尔曼(Kopelman)说。 由于需要支持大量的接口,特别是对于机器学习和人工智能等应用来说,这已成为最近的重大话题之一。真正关键的是所有的OSAT已经知道如何做到这一点,所以模具的数量和位置没有限制,而且它具有成本效益和开放性,它现在使用USR界面,许多其他解决方案都是半专有的。

  Marvell最近一直在支持用于加速器的缓存一致性互连(CCIX),用于连接各种组件。 关键在于这是已知的技术,而不是新的专有接口,Kopelman说。 专有接口成本更高。

  Lam Research高级封装副总裁Choon Lee表示:高密度扇出解决方案正在为移动和某些高性能计算领域获得推动力。 管理翘曲和总收益对于以经济高效的方式提升下一代扇出解决方案至关重要。预计高密度扇出应该也可以使系统级封装(SiP,system-in-package )格式的混合管芯集成成为可能。

  尽管3D-IC在这十年的大部分时间里都处于描绘蓝图阶段,但这方面的进展很少。由于散热方面的考虑,初始的3D-IC设计被拒绝。逻辑上的逻辑会产生太多的热量,因此夹在其他处理器和内存之间的处理器将不得不关闭,而且将单独的芯片添加到不同类型的封装中时系统效率会降低。

  然而,从散热的角度来看,逻辑上的存储器已经被证明是一个可行的方案,并且业界正在开发利用该模型的芯片 - 尤其是内置可编程元件的芯片。这可能包括嵌入式FPGA,多个DSP元件或者两者的某种组合。这样做的价值主张是它可以防止封装中的多个芯片性能退化。

  关于命名惯例的担忧以及产生这些担忧的困惑,表明市场正在先进的封装中升温。当苹果推出iPhone 7时,它是第一家采用扇出式封装的大公司。从那时起,扇出(fan-outs )以及几乎所有其他产品的多个早期版本都成为主流。

  与大多数新技术和新技术方法一样,公司在探索每一种可能的排列方式之后,都会发现最初的爆发,以找出哪里是最适合,哪些最适合的技术具有最好的价格。这几乎肯定会导致一个剔除阶段,在这个阶段,架构选择的数量会减少,并且争夺这个市场的公司数量会减少。但这个过程还有可能还有几年的时间,并且公司在短期内如何成功定义分类标准并不是十分清楚。显而易见的是,不管它如何被分类,先进的封装技术在这里将会被留下来。